• Referate Anatomie
• Referate Astronomie
• Automatica
• Referate Biologie
• Referate Chimie
• Referate Diverse
• Referate Drept
• Referate Economie
• Referate Engleza
• Referate Filosofie
• Referate Fizica
• Referate Franceza
• Referate Geografie
• Referate Germana
• Referate Informatica
• Referate Istorie
• Referate Marketing
• Referate Matematica
• Referate Medicina
• Referate Muzica
• Referate Psihologie
• Referate Religie
• Referate Romana

Link sponsorizat :

LUCRAREA NR. 24

POARTA LOGIC~ TTL STANDARD

Scopul lucr`rii const` [n cunoa]terea func\ion`rii por\ii TTL standard ]i [n [nsu]irea metodelor de m`surare a principalilor parametrii statici ]i dinamici ai acesteia.

Circuitele logice din familia TTL au ca schem` de baz` poarta }I-NU cu dou` intr`ri reprezentat` [n fig. 24. 1.

Circuitul integrat }I-NU este caracterizat prin folosirea unui tranzistor multiemitor la intrare (tranzistorul T1) cu diode de limitare a reflexiilor (DA, DB) ]i a unui etaj de tip st@lp totemic (tranzistoarele T3, T4) capabil s` asigure curent de ie]ire [n ambele sensuri, tranzistorul T2 av@nd func\ia de separator de faz` pentru comanda st@lpului totemic.

Func\ionarea electric` a por\ii TTL standard poate fi rezumat` [n felul urm`tor:

-c@nd la ambele intr`ri, A ]i B, se aplic` o tensiune mare (nivel logic "1"), jonc\iunile baz`-emitor ale tranzistorului multiemitor sunt blocate, iar tranzistoarele T2 ]i T4 conduc la satura\ie datorit` curentului furnizat de sursa de alimentare Vcc prin rezisten\a R1 ]i prin jonc\iunea colector baz` a tranzistorului T1. Tranzistorul T3 este blocat deoarece baza lui se afl` la un poten\ial mai mic dec@t poten\ialul emitorului s`u, datorit` decalajului de tensiune introdus de dioda D. Rezult` c` tensiunea de ie]ire este tensiunea de satura\ie a tranzistorului T4, deci foarte mic`, asigur@nd nivel logic "0" la ie]ire, VoL.

-c@nd tensiunea la cel pu\in o intrare este sc`zut` (nivel logic"0"), jonc\iunea emitor-baz` se deschide ]i, datorit` satur`rii tranzistorului T1, tranzistorul T2 se blocheaz` datorit` sc`derii poten\ialului bazei lui fa\` de mas`. Blocarea lui atrage dup` sine blocarea tranzistorului T4 ]i deschiderea tranzistorului T3 [n regiunea activ` normala sau [n satura\ie, [n func\ie de sarcina conectat`. Ca urmare, tensiunea de ie]ire va avea o valoare mare, adic` nivel logic "1", VoH.

Parametrii statici ai por\ii logice TTL standard pot fi pu]i [n eviden\` prin m`surarea caracteristicilor statice.

Caracteristica de transfer, vo(vi) este reprezentat` [n fig. 24. 2. a, iar schema folosit` pentru m`surare [n fig. 24. 2. b.

M`rimile caracteristice, precizate [n fig. 24. 2. a, se deduc cu rela\iile:
VoH = Vcc - VD - VBE3 - R2IB3 = 3, 8 V (24. 1)
VoL = VCesat4 + rcsat4IC4 = VCesat4 = 0, 1 V (24. 2)
V1 = -VCesat1 + VBEo2 = 0, 6 V (24. 3)
V2 = -VCesat1 + VBE2 + VBEo4 = 1, 3 V (24. 4)
. VBE2 +. VBE4 = 1, 5 V (24. 5)
Marginile de zgomot statice vor fi, conform graficului din fig. 24. 2. a:
MZL = V2 - VoL = 1, 2 V (24. 6)
MZH = VoH - V3 = 2, 3 V (24. 7)

Caracteristica de transfer ]i parametrii dedu]i din aceasta sunt dependen\i de sarcin`, de temperatur` ]i de tensiunea de alimentare.

Carcateristica de intrare, ii(vi) este reprezentat` [n fig. 24. 3. a ]i schema folosit` pentru m`surare [n fig. 24. 3. b.

Curentul de intrare, pentru vi = 0, va fi:
(24. 8)
Curentul de intrare [n starea logic` "1" la intrare pentru vi = viH va avea mai multe componente:
-curentul tranzistorului T1 ce func\ioneaz` [n regiunea activ` invers`:
(24. 9)

-curentul tranzistoarelor laterale formate din emitorul ce constituie intrarea [n discu\ie ([n caliate de colector) ]i emitoarele tranzistorului multiemitor ce se pot g`si la tensiuni sc`zute corespunz`toare nivelului logic "0" (ca emitoare), baza fiind baza tranzistorului multiemitor, T1.

(24. 9')
-curentul rezidual al diodelor de limitare a reflexiilor (DA, ]i DB), dac` exist`, de obicei, neglijabil;

Caracteristicile de ie]ire, pentru cele dou` st`ri ale circuitului sunt reprezentate [n fig. 24. 4. a (pentru starea logic` "1" la ie]ire) ]i b (pentru starea logic` "0" la ie]ire), iar [n fig. 24. 4. c este desenat` schema utilizat` pentru m`surare.

{n cazul [n care la cel pu\in una din intr`ri se aplic` nivel logic "0", se ob\ine caracteristica din fig. 24. 4. a, tranzistorul T4 fiin blocat. Schimabarea pantei caracteristicii de ie]ire (adic` intrarea tranzistorului T3 [n satura\ie) se produce pentru curentul:

(24. 10)
Curentul de scurt circuit este dat de rel\ia:
(24. 11)
Blocarea tranzistorului T3 se produce pentru tensiunea:
Vo2 = VCC - VBEo3 - VDo (24. 12)

{n cazul [n care la toate intr`rile por\ii se aplic` nivel logic "1", se ob\ine caracteristica din fig. 24. 4. b. curentul maxim ce se poate ob\ine, prin scoaterea din satura\ie a tranzistorului T4 este:

(24. 13)

Curentul maxim ce poate fi absorbit la ie]ire este dat de tensiunea de ie]ire ce nu trebuie s` dep`]easc` VoLmax = 0, 4 V.

Curen\ii absorbi\i de la sursa de alimentare [n cele dou` st`ri sunt:
(24. 14)
(24. 14)
(24. 15)

{n cazul [n care ambele tranzistoare din etajul de ie]ire, T3 ]i T4, sunt [n conduc\ie la satura\ie apare un v@rf de curent pe alimentare a c`rui valoare se calculeaz` cu rela\ia:

(24. 16)

Din punct de vedere dinamic, trecerea de la o stare cu nivel logic "0" la ie]ire la starea cu nivel logic "1" este favorizat` de faptul c`, p@n` la blocarea lui, tranzistor...

Nota: Textul de mai sus reprezinta doar un extras din referat. Pentru versiunea completa a documentului apasa butonul Download.